Los investigadores de ciberseguridad de ETH Zurich han dado a conocer una nueva variante del ataque RowHammer DRAM que afecta a los sistemas AMD Zen 2 y Zen 3, desafiando con éxito las medidas de mitigación como Target Row Refresh (TRR) por primera vez.

Denominada ZenHammer, esta técnica representa un avance significativo al activar cambios de bits RowHammer incluso en dispositivos DDR5, una hazaña que hasta ahora era inédita. Este ataque, que se basa en la explotación de la arquitectura de celda de memoria DRAM, puede inducir alteraciones aleatorias en los datos almacenados, comprometiendo la seguridad y la integridad del sistema.

La proliferación de este tipo de ataques es preocupante debido al crecimiento continuo de la tecnología DRAM y la consecuente mayor densidad de almacenamiento, lo que facilita la proximidad física de las celdas de memoria y, por lo tanto, la ejecución de ataques RowHammer con recuentos de activación más pequeños.

Aunque los fabricantes de DRAM han implementado medidas de mitigación como TRR para contrarrestar RowHammer, ZenHammer ha demostrado eludir estas defensas mediante ingeniería inversa de las funciones de direcciones DRAM secretas en los sistemas AMD. Además, ha desarrollado una secuencia óptima de instrucciones de martilleo para mejorar las tasas de activación de filas, lo que facilita un martilleo más efectivo.

Es importante destacar que ZenHammer también marca un hito al ser el primer método capaz de activar cambios de bits en sistemas equipados con chips DDR5 en la plataforma de microarquitectura Zen 4 de AMD, aunque con una eficacia limitada hasta el momento. Sin embargo, su capacidad para evadir las defensas TRR y afectar incluso a las últimas tecnologías de memoria subraya la necesidad continua de investigación y desarrollo en el campo de la ciberseguridad para contrarrestar estas amenazas emergentes.

Es digno de mención que los módulos DRAM DDR5 fueron previamente considerados inmunes a los ataques RowHammer debido a la implementación de una nueva forma de protección llamada administración de actualización, en lugar de TRR.

“Los cambios en DDR5, como las mejoras en las mitigaciones de RowHammer, la inclusión de código de corrección de errores (ECC) integrado y una frecuencia de actualización más alta (32 ms), dificultan la activación de cambios de bits”, explicaron los investigadores.

Sin embargo, los resultados revelaron que en nueve de cada 10 dispositivos DDR5 no se detectaron cambios de bits, lo que indica la necesidad de investigaciones adicionales para comprender mejor las posibles nuevas mitigaciones de RowHammer y su efectividad en términos de seguridad.

AMD, en respuesta a este descubrimiento, comunicó en un boletín de seguridad que está evaluando los cambios de bits de RowHammer en dispositivos DDR5 y prometió proporcionar una actualización una vez que finalice la evaluación.

“Los productos de microprocesadores AMD están equipados con controladores de memoria diseñados para cumplir con las especificaciones DDR estándar de la industria”, agregaron. “La vulnerabilidad a los ataques RowHammer puede variar según el dispositivo DRAM, el proveedor, la tecnología y la configuración del sistema”.